

Министерство науки и образования РФ
МОСКОВСКИЙ ИНСТИТУТ ЭЛЕКТРОНИКИ И МАТЕМАТИКИ

Н.К. Трубочкина

**БАЗА ВОПРОСОВ ДЛЯ ТЕСТИРОВАНИЯ
ПО КУРСУ «СХЕМОТЕХНИКА ЭВМ»**

Москва 2006

Н.К. Трубочкина. База вопросов для тестирования по курсу «Схемотехника ЭВМ». Методическое пособие, Москва, изд. МИЭМ, 2006, 54с.

В методическом пособии представлена база вопросов для подготовки к тестированию остаточных знаний студентов по курсу «Схемотехника ЭВМ».

База содержит 107 вопросов с предполагаемыми ответами по всем темам рабочей программы курса.

Методическое пособие по курсу «Схемотехника ЭВМ» предназначено для студентов специальности 22.01 «Вычислительные системы, комплексы и сети».

© Московский институт электроники и математики, 2006.

Структура курса «Схемотехника ЭВМ»

№	Раздел дисциплины
	Введение в схемотехнику ЭВМ
1	Основные этапы развития схемотехники ЭВМ Совместная работа цифровых элементов
2	Обеспечение совместной работоспособности схем ЭВМ Функциональные узлы комбинационного типа
3	Математические модели схем элементов ЭВМ
4	Проектирование и моделирование комбинационных схем
5	Интегральная система элементов ЭВМ Триггерные устройства
6	Триггерные схемы Синхронизация в цифровых устройствах
7	Состязания сигналов и синхронизация в цифровых схемах Функциональные узлы последовательного типа
8	Регистры
9	Счетчики БИС и СБИС с программируемой структурой
10	Проектирование цифровых устройств с использованием ПЗУ и ПЛМ
11	Базовые матричные кристаллы и программируемые логические интегральные схемы Запоминающие устройства на основе БИС и СБИС
12	Схемотехника и структуры построения запоминающих устройств Микропроцессорные комплекты БИС и СБИС
13	Схемотехническая организация микропроцессоров Автоматизация функционально-логического этапа проектирования цифровых узлов и устройств
14	Основы проектирования схемотехники ЭВМ Заключение
15	Перспективы развития схемотехники ЭВМ

Вопросы теста по темам курса «Схемотехника ЭВМ»

1.	Процессор INTEL PENTIUM относится к:.....	8
2.	Укажите элемент, реализующий логическую функцию И.....	8
3.	Укажите элемент, реализующий логическую функцию ИЛИ.....	8
4.	Укажите элемент, реализующий логическую функцию НЕ.....	9
5.	Инверсный сигнал в схеме биполярного инвертора снимают с:.....	9
6.	Входной сигнал в схеме биполярного инвертора поступает на:.....	9
7.	Правило функциональной интеграции говорит об объединении областей.....	10
8.	В какой схемотехнике используется данный прием реализации функции «Монтажное И» ($c=ab$) ?.....	10
9.	К какому типу компонентов относится данная интегральная структура и ее модель?.....	10
10.	Какую схему или компонент можно реализовать на указанной интегральной структуре?.....	11
11.	Данный каскад выполняет функцию:.....	11
12.	Если в вентиле ДТЛ в схеме сопряжения убрать диод ДЗ, то.....	11
13.	Укажите элемент «ТТЛ с простым инвертором».....	12
14.	Какой интервал определяет задержку переключения по положительному фронту?.....	12
15.	Какой интервал определяет помехоустойчивость по положительной помехе?.....	12
16.	Выберите верное описание модели в TSpice.....	13
17.	Укажите график передаточной характеристики.....	13
18.	Укажите график переходных характеристик (рисунки вопроса 17)..	14
19.	Какие логические функции выполняет ЭСЛ-вентиль?.....	14
20.	Укажите достоинства И2Л-элементов.....	14
21.	К какому схемотехническому базису относится эта схема?.....	15
22.	Уменьшение площади, занимаемой элементом, обычно приводит к.....	15
23.	Монтажное И можно получить.....	15
24.	Монтажное ИЛИ можно получить.....	15
25.	Укажите схему, где реализовано монтажное И.....	15
26.	Дана функция $f=(a+b)(c+d)(a+c)$. Укажите ее представление для реализации соответствующего устройства в схемотехническом базисе И2Л.....	16
27.	Укажите схему, реализующую функцию И-НЕ.....	16
28.	Укажите достоинства схемотехнического базиса ТТЛ в сравнении с ДТЛ.....	17
29.	В схеме каскада Дарлингтона коэффициенты усиления транзисторов T_1 и T_2 соответственно B_1 и B_2 . Чему пропорционален коэффициент усиления на выходе каскада?.....	17

30.	Какие компоненты в указанной схеме ТТЛ «исправляют неидеальную» передаточную характеристику?	17
31.	Дана схема ЭСЛ. Если на вход подать напряжение логической единицы, то на выходе OUT1 будет:.....	18
32.	В схеме МЭСЛ укажите контакты в последовательности: инверсный выход, вход, опорное напряжение, прямой выход	18
33.	Какую дополнительную функцию реализуют эмиттерные повторители в ЭСЛ?	19
34.	Для чего в схмотехническом базисе ЭСЛ используются схемы с отрицательным питанием?	19
35.	Какая из схем является парой Дарлингтона и для чего она используется?	19
36.	Какой из схмотехнических базисов является самым быстродействующим?.....	20
37.	Какой из биполярных схмотехнических базисов потребляет наименьшую мощность	20
38.	Какой из схмотехнических базисов обладает лучшим сочетанием параметров мощность – стоимость – помехоустойчивость – быстродействие	20
39.	При проектировании сложных комбинационных схем алгоритм $F = \overline{ab} + cd = \overline{ab} \cdot \overline{cd}$ используется для схмотехнического базиса:.....	21
40.	При проектировании сложных комбинационных схем алгоритм $F = ab + cd = a + b + c + d$ используется для схмотехнического базиса:.....	21
41.	При проектировании сложных комбинационных схем алгоритм $F = (a+b)(\overline{c+d}) = \overline{ab} \cdot \overline{cd}$ используется для схмотехнического базиса:	22
42.	Какому триггеру соответствуют диаграммы работы?	22
43.	Какому триггеру принадлежит характеристическое уравнение $Q^{n+1} = Q^n S + \overline{R} S + Q^n \overline{R}$	23
44.	По логической таблице определите тип триггера	23
45.	Для чего на входы RS-триггера поставлены конъюнкторы?	24
46.	К какому типу бистабильных ячеек (БЯ) относится схема?	24
47.	Какой триггер изображен на рисунке?	25
48.	По данной структурной схеме строятся:	25
49.	Спроектируйте в базисе ЭСЛ разряд универсального регистра, в который записывается информация из двух других регистров и выберите решение:	26
50.	Регистром называется устройство, выполняющее следующие функции:.....	26
51.	Какой из регистров является регистром с параллельным вводом и параллельной выдачей информации?	27
52.	Какой из регистров является регистром с последовательным вводом и параллельной выдачей информации (рисунки вопроса 51)?.....	28


53.	Какой из регистров является регистром с параллельным вводом и последовательной выдачей информации (рисунки вопроса 51)?	28
54.	Какой из регистров является регистром с последовательным вводом и последовательной выдачей информации (рисунки вопроса 51)?	28
55.	Какой из регистров является универсальным регистром, т.е. сочетает в себе все методы приема и выдачи информации (рисунки вопроса 51)?.....	29
56.	Какой функциональный узел имеет следующее обозначение:	29
57.	Для чего в регистрах используют конъюнкторы на входе и выходе триггеров?	29
58.	Какой регистр изображен на рисунке	30
59.	Для чего нужны парафазные прием и передача данных.....	30
60.	Какой тип передачи информации между регистрами реализует поразрядную дизъюнкцию?	30
61.	Какой тип передачи информации между регистрами реализует поразрядную конъюнкцию (рисунки вопроса 60)?.....	31
62.	Какой тип передачи информации между регистрами реализует поразрядную операцию «сложение по модулю 2» (рисунки вопроса 60)?.....	31
63.	Для чего в регистрах можно использовать векторное сложение по модулю 2?.....	31
64.	Схема какого устройства представлена на рисунке?	32
65.	Какое устройство изображено на рисунке?.....	32
66.	Это схема:	33
67.	Какой регистр изображен на рисунке?	34
68.	Что является основным недостатком последовательного счетчика?	34
69.	Диаграмма какого устройства представлена на рисунке?	34
70.	Таблица проектирования какого устройства представлена?	35
71.	К какому типу счетчиков относится данная схема?.....	36
72.	Диаграмма какого устройства представлена на рисунке?	36
73.	В каком случае при разработке генератора чисел можно из общей структурной схемы убрать преобразователь кодов (ПК)?.....	36
74.	Работа какого устройства описывается следующей логической таблицей?	37
75.	Каким устройством может управлять дешифратор со следующей таблицей работы?	38
76.	С какого устройства может быть осуществлен ввод информации на шифратор, работа которого описывается следующей таблицей?.....	38
77.	Какому устройству соответствует следующая логическая таблица?	39
78.	Какое устройство описывается следующим логическим уравнением?	39
79.	Мультиплексор со следующими входными сигналами выполняет функцию, описанную в таблице:	40

80.	На рисунке изображен	40
81.	Демультиплексор 1 в 4 можно использовать:	41
82.	Арифметико-логическое устройство это:	41
83.	Схема какого устройства имеет следующую таблицу работы?	42
84.	Какие схемы относятся к матричным?	43
85.	Для чего в разрядах Запоминающего Устройства с Произвольной Выборкой (ЗУПВ) используются транзисторы с входными сигналами X и Y?	43
86.	ПЗУ с масочным программированием. (ПЗУМП) – это:	43
87.	Программируемые ПЗУ (ППЗУ) – это:	44
88.	Стираемые ПЗУ (СПЗУ)– это:	44
89.	Постоянное Запоминающее Устройство (ПЗУ) хранит информацию в виде	44
90.	На базе этой схемы строится	45
91.	Какая информация записана в ПЗУ, если это биполярное ПЗУ?	45
92.	Какая информация записана в ПЗУ, если это МОП-ПЗУ?	45
93.	Схема какого ПЗУ изображена на рисунке?	46
94.	В инверторах стираемых ПЗУ используется транзистор	47
95.	Спроектировать схему одноразрядного сумматора на ПЗУ (и выбрать решение)	47
96.	Спроектировать схему счетчика с основанием 8 на ПЗУ и выбрать решение (рисунки вопроса 95)	48
97.	Спроектировать схему генератора чисел 5-6-12-3-4-7 на ПЗУ и выбрать решение (рисунки вопроса 95)	48
98.	Одновременное использование ПЗУ и Цифро-Аналогового Преобразователя используется для	48
99.	Какая схема является базовой для построения биполярной ПЛМ?	49
100.	В каком виде информация хранится в ПЛМ?	50
101.	Если в ПЛМ добавить триггеры, то	50
102.	Использование одной ПЛМ для нескольких устройств, так, как показано на схеме, приводит к	51
103.	Соединение устройств в данной ПЛМ является	51
104.	Какую функцию в данной структурной схеме выполняет генератор чисел?	52
105.	Использование дублирования или многократного повторения выходной информации в блоках (параллелизм процессов обработки информации) приводит к	52
106.	Дальнейшее увеличение слоев интегральных схем и параллелизм процессоров и запоминающих устройств в компьютерных системах приведет к:	53
107.	Перспективами развития компьютерной схемотехники являются: ..	54


1. Процессор INTEL PENTIUM относится к:

1	интегральным схемам	
2	большим интегральным схемам	
3	сверхбольшим интегральным схемам	
4	гиперинтегрированным интегральным схемам	
5	транзисторам	

2. Укажите элемент, реализующий логическую функцию И




1




2

1	
2	
3	
4	




3




4

3. Укажите элемент, реализующий логическую функцию ИЛИ




1




2

1	
2	
3	
4	




3




4

4. Укажите элемент, реализующий логическую функцию НЕ




1




2

1	
2	
3	
4	



3



4

5. Инверсный сигнал в схеме биполярного инвертора снимают с:

1	эмиттера транзистора	
2	коллектора транзистора	
3	базы транзистора	

6. Входной сигнал в схеме биполярного инвертора поступает на:


1	эмиттер транзистора	
---	---------------------	--

2	коллектор транзистора	
3	базу транзистора	

7. Правило функциональной интеграции говорит об объединении областей


1	с одинаковым потенциалом	
2	с разным потенциалом	
3	одного типа	
4	разных типов	
5	различных компонентов	

8. В какой схемотехнике используется данный прием реализации функции «Монтажное И» ($c=ab$) ?




1	ТТЛ	
2	ЭСЛ	
3	И2Л	
4	ДТЛ	
5	ТТЛШ	

9. К какому типу компонентов относится данная интегральная структура и ее модель?




1	МОП-транзистор	
2	Биполярный транзистор	
3	Диод	
4	Интегральный резистор	
5	Интегральная емкость	

10. Какую схему или компонент можно реализовать на указанной интегральной структуре?




1	Многоэмиттерный биполярный транзистор	
2	Многоколлекторный биполярный транзистор	
3	Диод	
4	Биполярный транзистор	
5	Инжекционный инвертор	

11. Данный каскад выполняет функцию:




1	Усиления тока	
2	Инверсии сигнала	
3	Повторения сигнала	
4	Генерации сигнала	

12. Если в вентиле ДТЛ в схеме сопряжения убрать диод Д3, то




1	схема станет неработоспособной	
2	схема останется работоспособной	
3	повысится запас по помехоустойчивости	
4	снижится запас помехоустойчивости	


13. Укажите элемент «ТТЛ с простым инвертором»




1



2




3



4


1	
2	
3	
4	

14. Какой интервал определяет задержку переключения по положительному фронту?



1	A	
2	B	
3	C	
4	D	
5	Эта область не выделена	

15. Какой интервал определяет помехоустойчивость по положительной помехе?




1	A	
2	B	
3	C	
4	D	
5	Эта область не выделена	


16. Выберите верное описание модели в TSpice

1	mod NPN(<параметры модели>)	
2	.mod NPN NPN(<параметры модели>)	
3	.model NPN(<параметры модели>)	
4	.model NPN NPN(<параметры модели>)	

17. Укажите график передаточной характеристики



1



2

1	1	
2	2	
3	1 и 2	
4	здесь графика нет	

18. Укажите график переходных характеристик (рисунки вопроса 17)

1	1	
2	2	
3	1 и 2	
4	здесь графика нет	


19. Какие логические функции выполняет ЭСЛ-вентиль?

1	ИЛИ-НЕ/ИЛИ	
2	И-НЕ	
3	Монтажное ИЛИ	
4	Монтажное И	
5	ИЛИ-НЕ-Монтажное ИЛИ / ИЛИ - Монтажное ИЛИ	

20. Укажите достоинства И2Л-элементов

1	Отсутствие резисторов	
2	Меньшая мощность, чем у биполярного инвертора	
3	Емкость меньше, чем у биполярного инвертора	
4	Быстродействие выше, чем у ЭСЛ	
5	Площадь больше, чем у биполярного инвертора	

21. К какому схемотехническому базису относится эта схема?



1	НСТЛ	
2	И2Л	
3	ДТЛ	
4	ТТЛ	
5	ТТЛШ	
6	МЭСЛ	
7	ЭСЛ	

22. Уменьшение площади, занимаемой элементом, обычно приводит к

1	уменьшению мощности	
2	уменьшению задержки	
3	уменьшению паразитной емкости элемента	


23. Монтажное И можно получить

1	объединив выходы у биполярных инверторов	
2	объединив выходы эмиттерных повторителей	
3	объединив выходы у различных ЭСЛ	


24. Монтажное ИЛИ можно получить

1	объединив выходы у биполярных инверторов	
2	объединив выходы эмиттерных повторителей	
3	объединив выходы у различных ЭСЛ	


25. Укажите схему, где реализовано монтажное И




A



B



C




D

1	A	
2	B	
3	C	
4	D	


26. Дана функция $f=(a+b)(c+d)(a+c)$. Укажите ее представление для реализации соответствующего устройства в схемотехническом базисе И2Л

1	$f = \overline{a} \cdot \overline{b} + \overline{c} \cdot \overline{d} + \overline{a} \cdot \overline{c}$	
2	$f = \overline{(a+b)(c+d)(a+c)}$	
3	$f = (a+b)(c+d)(a+c)$	
4	$f = \overline{a} \cdot \overline{b} \cdot \overline{c} \cdot \overline{d} \cdot \overline{a} \cdot \overline{c}$	

27. Укажите схему, реализующую функцию И-НЕ




A




B

1	A	
2	B	
3	C	
4	D	



C



D

28. Укажите достоинства схемотехнического базиса ТТЛ в сравнении с ДТЛ

1	Площадь меньше	
2	Мощность меньше	
3	Задержка меньше	
4	Запас помехоустойчивости выше	



29. В схеме каскада Дарлингтона коэффициенты усиления транзисторов T_1 и T_2 соответственно B_1 и B_2 . Чему пропорционален коэффициент усиления на выходе каскада?

1	B_1+B_2	
2	$B_{n1}-B_2$	
3	$2B_2-B_1$	
4	B_1B_2	


30. Какие компоненты в указанной схеме ТТЛ «исправляют неидеальную» передаточную характеристику?

1	R1, T2, R3	
2	R5, T2, R3	
3	R5, T5, R3	
4	R2, T3, R4	

5	R4, T4, R3	
---	------------	--




31. Дана схема ЭСЛ. Если на вход подать напряжение логической единицы, то на выходе OUT1 будет:



1	$E-0.01IR_1$	
2	$E-0.99IR_1$	
3	$E-0.99IR_2$	
4	$E-0.01IR_2$	

32. В схеме МЭСЛ укажите контакты в последовательности: инверсный выход, вход, опорное напряжение, прямой выход



1	ADBC	
2	CABD	
3	ABDC	
4	BCAD	
5	ABCD	


33. Какую дополнительную функцию реализуют эмиттерные повторители в ЭСЛ?

1	НЕ	
2	ИЛИ-монтажное	
3	И-монтажное	
4	И-НЕ	

34. Для чего в схемотехническом базисе ЭСЛ используются схемы с отрицательным питанием?

1	Для снижения мощности	
2	Для увеличения быстродействия	
3	Для увеличения помехоустойчивости	
4	Для увеличения нагрузочной способности	

35. Какая из схем является парой Дарлингтона и для чего она используется?



1	1 - для усиления тока	
2	1 – для увеличения нагрузочной способности	
3	2 - для усиления тока	
4	2 – для увеличения нагрузочной способности	
5	3 - для усиления тока	
6	3 – для увеличения нагрузочной способности	
7	4 - для усиления тока	
8	4 – для увеличения нагрузочной способности	

36. Какой из схемотехнических базисов является самым быстродействующим?

1	НСТЛ	
2	И2Л	
3	ДТЛ	
4	ТТЛ	
5	ТТЛШ	
6	ЭСЛ	
7	n-МОП	
8	p-МОП	
9	КМОП	
10	БиКМОП	

37. Какой из биполярных схемотехнических базисов потребляет наименьшую мощность?

1	НСТЛ	
2	И2Л	
3	ДТЛ	
4	ТТЛ	
5	ТТЛШ	
6	ЭСЛ	
7	n-МОП	
8	p-МОП	
9	КМОП	
10	БиКМОП	

38. Какой из схемотехнических базисов обладает лучшим сочетанием параметров мощность – стоимость – помехоустойчивость – быстродействие

1	НСТЛ	
2	И2Л	
3	ДТЛ	
4	ТТЛ	
5	ТТЛШ	
6	ЭСЛ	
7	n-МОП	
8	p-МОП	
9	КМОП	
10	БиКМОП	

39. При проектировании сложных комбинационных схем алгоритм

$F = \overline{ab} + cd = \overline{ab} \cdot \overline{cd}$ используется для схемотехнического базиса:

1	НСТЛ	
2	И2Л	
3	ДТЛ	
4	ТТЛ	
5	ТТЛШ	
6	ЭСЛ	
7	n-МОП И-НЕ	
8	n-МОП ИЛИ-НЕ	
9	p-МОП И-НЕ	
10	p-МОП ИЛИ-НЕ	
11	КМОП И-НЕ	
12	КМОП ИЛИ-НЕ	

40. При проектировании сложных комбинационных схем алгоритм

$F = ab + \overline{cd} = \overline{a+b} + c + \overline{d}$ используется для схемотехнического базиса:

1	НСТЛ	
---	------	--


2	И2Л	
3	ДТЛ	
4	ТТЛ	
5	ТТЛШ	
6	ЭСЛ	
7	n-МОП И-НЕ	
8	n-МОП ИЛИ-НЕ	
9	p-МОП И-НЕ	
10	p-МОП ИЛИ-НЕ	
11	КМОП И-НЕ	
12	КМОП ИЛИ-НЕ	

41. При проектировании сложных комбинационных схем алгоритм

$F = (a+b)(\overline{c+d}) = \overline{ab} \cdot \overline{cd}$ используется для схемотехнического базиса:

1	НСТЛ	
2	И2Л	
3	ДТЛ	
4	ТТЛ	
5	ТТЛШ	
6	ЭСЛ	
7	n-МОП И-НЕ	
8	n-МОП ИЛИ-НЕ	
9	p-МОП И-НЕ	
10	p-МОП ИЛИ-НЕ	
11	КМОП И-НЕ	
12	КМОП ИЛИ-НЕ	

42. Какому триггеру соответствуют диаграммы работы?



1	Асинхронному RS-триггеру	
2	Синхронному RS-триггеру с управлением уровнем логического сигнала	
3	Синхронному RS-триггеру с управлением уровнем синхросигнала	
4	Синхронному RS-триггеру с управлением положительного фронта синхросигнала	
5	Синхронному RS-триггеру с управлением отрицательного фронта синхросигнала	

43. Какому триггеру принадлежит характеристическое уравнение $Q^{n+1} = Q^n S + \bar{R} S + Q^n \bar{R}$

1	RS	
2	R	
3	S	
4	E	
5	JK	
6	DV	


44. По логической таблице определите тип триггера

		Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0

1	1	0	1
1	1	1	1


1	RS	
2	R	
3	S	
4	E	
5	JK	
6	DV	
6	D	
6	T	

45. Для чего на входы RS-триггера поставлены конъюнкторы?




1	Для преобразования RS-триггера в E-триггер	
2	Для преобразования RS-триггера в S-триггер	
3	Для преобразования RS-триггера в JK-триггер	
4	Для преобразования RS-триггера в DV-триггер	

46. К какому типу бистабильных ячеек (БЯ) относится схема?




1	Дизъюнктивная БЯ с управлением по входам	
2	Конъюнктивная БЯ с управлением по входам	
3	Дизъюнктивная БЯ с управлением по выходам	
4	Конъюнктивная БЯ с управлением по выходам	

47. Какой триггер изображен на рисунке?




1	Асинхронный одноклапный триггер	
2	Синхронный одноклапный триггер	
3	Асинхронный двухклапный триггер	
4	Синхронный двухклапный триггер	
5	Асинхронный трехклапный триггер	
6	Синхронный трехклапный триггер	

48. По данной структурной схеме строятся:




1	Триггеры	
2	Комбинационные схемы	
3	Счетчики	
4	Генераторы чисел	
5	Регистры	
6	Дешифраторы	
7	Шифраторы	
8	Мультиплексоры	
9	Демультимплексоры	
10	Компараторы	
11	Арифметико-логические устройства	
12	ПЛМ	
13	ПЗУ	
14	ЗУ	

49. Спроектируйте в базе ЭСЛ разряд универсального регистра, в который записывается информация из двух других регистров и выберите решение:



А




В

1	А	
2	В	


50. Регистром называется устройство, выполняющее следующие функции:

1	Обнуление	
2	Установка в некоторый код	
3	Передача информации	
4	Хранение информации	
5	Прием информации	
6	Преобразование прямого кода в обратный код и наоборот	
7	Преобразование последовательного кода в параллельный и наоборот	
8	Поразрядная дизъюнкция	
9	Поразрядная конъюнкция	
10	Поразрядное сложение по модулю 2	
11	Генерация произвольного кода	


51. Какой из регистров является регистром с параллельным вводом и параллельной выдачей информации?




A




B



C



D



E

1	A	
2	B	
3	C	
4	D	
5	E	

52. Какой из регистров является регистром с последовательным вводом и параллельной выдачей информации (рисунки вопроса 51)?

1	A	
2	B	
3	C	
4	D	
5	E	

53. Какой из регистров является регистром с параллельным вводом и последовательной выдачей информации (рисунки вопроса 51)?

1	A	
2	B	
3	C	
4	D	
5	E	


54. Какой из регистров является регистром с последовательным вводом и последовательной выдачей информации (рисунки вопроса 51)?

1	A	
2	B	
3	C	
4	D	
5	E	

55. Какой из регистров является универсальным регистром, т.е. сочетает в себе все методы приема и выдачи информации (рисунки вопроса 51)?


1	A	
2	B	
3	C	
4	D	
5	E	

56. Какой функциональный узел имеет следующее обозначение:




1	Счетчик	
2	Регистр	
3	Компаратор	
4	Генератор чисел	

57. Для чего в регистрах используют конъюнкторы на входе и выходе триггеров?




1	Для блокировки входных и выходных сигналов	
2	Для дополнительной синхронизации ввода и вывода информации	
3	Как схемы разрешения ввода и выдачи информации	
4	Для увеличения быстродействия регистра	

58. Какой регистр изображен на рисунке




	Регистр памяти	
	Регистр сдвига	
	Универсальный регистр	

59. Для чего нужны парафазные прием и передача данных




1	Для увеличения быстродействия	
2	Для исключения обнуления триггеров в регистре	
3	Для увеличения функциональных возможностей регистра	

60. Какой тип передачи информации между регистрами реализует поразрядную дизъюнкцию?



1	A	
2	B	
3	C	




61. Какой тип передачи информации между регистрами реализует поразрядную конъюнкцию (рисунки вопроса 60)?

1	A	
2	B	
3	C	

62. Какой тип передачи информации между регистрами реализует поразрядную операцию «сложение по модулю 2» (рисунки вопроса 60)?


1	A	
2	B	
3	C	

63. Для чего в регистрах можно использовать векторное сложение по модулю 2?




1	Для суммирования двух векторов	
2	Для сравнения двух векторов	
3	Для умножения двух векторов	
4	Для вычитания двух векторов	

64. Схема какого устройства представлена на рисунке?




1	Универсальный регистр	
2	Сдвигающий регистр	
3	Регистр памяти	
4	Реверсивный регистр	

65. Какое устройство изображено на рисунке?




1	Универсальный регистр	
2	Демультимплексор	
3	Регистр памяти	
4	Регистр сдвига на одноктактных RS триггерах	
5	Реверсивный регистр	

66. Это схема:




1	Двухтактного регистра	
2	Двухкаскадного регистра	
3	Универсального счетчика	
4	Трехтактного регистра	

67. Какой регистр изображен на рисунке?




1	Реверсивный регистр	
2	Двухкаскадный регистр	
3	Универсальный регистр	
4	Трехтактный регистр	

68. Что является основным недостатком последовательного счетчика?



1	Необходимость предварительного сброса триггеров в 0	
2	Низкое быстродействие	
3	Сложность проектирования	

69. Диаграмма какого устройства представлена на рисунке?




1	Параллельного счетчика	
2	Регистра сдвига	
3	Последовательного счетчика	
4	Шифратора	
5	Демультимплексора	

70. Таблица проектирования какого устройства представлена?

№	Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	F3	F2	F1	F0
0	0	0	0	0	0	0	0	1	0	0	0	▲
1	0	0	0	1	0	0	1	0	0	0	▲	▼
2	0	0	1	0	0	0	1	1	0	0	1	▲
3	0	0	1	1	0	1	0	0	0	▲	▼	▼
4	0	1	0	0	0	1	0	1	0	1	0	▲
5	0	1	0	1	0	1	1	0	0	1	▲	▼
6	0	1	1	0	0	1	1	1	0	1	1	▲
7	0	1	1	1	1	0	0	0	▲	▼	▼	▼
8	1	0	0	0	1	0	0	1	1	0	0	▲
9	1	0	0	1	0	0	0	0	▼	0	0	▼


1	Параллельный счетчик с основанием 9	
2	Параллельный счетчик с основанием 10	
3	Последовательный счетчик с основанием 10	
4	Последовательный счетчик с основанием 9	

71. К какому типу счетчиков относится данная схема?




1	Параллельный счетчик с основанием 100	
2	Последовательный счетчик с основанием 100	
3	Параллельно-последовательный счетчик с основанием 99	
4	Параллельно-последовательный счетчик с основанием 100	
5	Параллельно-последовательный счетчик с основанием 1000	

72. Диаграмма какого устройства представлена на рисунке?



1	Параллельный счетчик	
2	Генератор чисел	
3	Последовательный счетчик	
4	Счетчик с ненормальным порядком счета	
5	Параллельно-последовательный счетчик	

73. В каком случае при разработке генератора чисел можно из общей структурной схемы убрать преобразователь кодов (ПК)?



1	Если в последовательности генератора чисел нет повторов	
2	Если в последовательности генератора есть повторы	
3	Если в последовательности генератора чисел повторяется только первое и последнее число	

74. Работа какого устройства описывается следующей логической таблицей?

X ₃	X ₂	X ₁	F ₀	F ₁	F ₂	F ₃	F ₄	F ₅	F ₆	F ₇
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

1	Шифратор	
2	Дешифратор	
3	Мультиплексор	
4	Компаратор	

75. Каким устройством может управлять дешифратор со следующей таблицей работы?

№	X ₄	X ₃	X ₂	X ₁	F ₀	F ₁	F ₂	F ₃	F ₄	F ₅	F ₆
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	0	1	1	0	0	1	1	1	1
2	0	0	1	0	0	0	1	0	0	1	0
3	0	0	1	1	0	0	0	0	1	1	0
4	0	1	0	0	1	0	0	1	1	0	0
5	0	1	0	1	0	1	0	0	1	0	0
6	0	1	1	0	0	1	0	0	0	0	0
7	0	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	0	1	0	0
10	1	0	1	0	1	1	1	1	1	1	1
11	1	0	1	1	1	1	1	1	1	1	1
12	1	1	0	0	1	1	1	1	1	1	1
13	1	1	0	1	1	1	1	1	1	1	1
14	1	1	1	0	1	1	1	1	1	1	1
15	1	1	1	1	1	1	1	1	1	1	1

1	Система управления для семи устройств	
2	Числовая клавиатура (0, ...9)	
3	Семисегментный индикатор	
4	Символьная клавиатура	

76. С какого устройства может быть осуществлен ввод информации на шифратор, работа которого описывается следующей таблицей?

X ₀	X ₁	X ₂	X ₃	X ₄	X ₅	X ₆	X ₇	X ₈	X ₉	Y ₁	Y ₂	Y ₃	Y ₄
0	1	1	1	1	1	1	1	1	1	0	0	0	0
1	0	1	1	1	1	1	1	1	1	0	0	0	1
1	1	0	1	1	1	1	1	1	1	0	0	1	0
1	1	1	0	1	1	1	1	1	1	0	0	1	1
1	1	1	1	0	1	1	1	1	1	0	1	0	0
1	1	1	1	1	0	1	1	1	1	0	1	0	1
1	1	1	1	1	1	0	1	1	1	0	1	1	0
1	1	1	1	1	1	1	0	1	1	0	1	1	1
1	1	1	1	1	1	1	1	0	1	1	0	0	0
1	1	1	1	1	1	1	1	1	0	1	0	0	1

1	Система из десяти устройств	
2	Числовая клавиатура (0, ...9)	
3	Семисегментный индикатор	
4	Символьная клавиатура	

77. Какому устройству соответствует следующая логическая таблица?

S ₁	S ₀	F
0	0	A ₀
0	1	A ₁
1	0	A ₂
1	1	A ₃


1	Система управления для десяти устройств	
2	Числовая клавиатура (0, ...9)	
3	Мультиплексор	
4	Семисегментный индикатор	
5	Символьная клавиатура	

78. Какое устройство описывается следующим логическим уравнением?

$$F = \sum_{i=0}^{m-1} A_i (S_{k-1}, S_{k-2}, \dots) = \sum_{i=0}^{m-1} A_i m$$

1	Система управления для десяти устройств	
2	Числовая клавиатура (0, ...9)	
3	Семисегментный индикатор	
4	Символьная клавиатура	
5	Мультиплексор	

79. Мультиплексор со следующими входными сигналами выполняет функцию, описанную в таблице:



1	A	
2	B	
3	C	
4	D	

X	Y	Z	F	X	Y	Z	F	X	Y	Z	F	X	Y	Z	F
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	0
0	1	0	0	0	1	0	0	0	1	0	0	0	1	0	0
0	1	1	0	0	1	1	1	0	1	1	1	0	1	1	1
1	0	0	0	1	0	0	0	1	0	0	0	1	0	0	0
1	0	1	1	1	1	0	1	0	1	1	1	1	0	1	0
1	1	0	1	1	1	1	0	1	1	1	0	1	1	1	0
1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1


A

B

C


D

80. На рисунке изображен




1	Двухкаскадный мультиплексор 4 в 1	
2	Шестнадцатиразрядный компаратор	
3	Двухкаскадный мультиплексор 16 в 1	
4	Демультимплексор 1 в 16	

81. Демультимплексор 1 в 4 можно использовать:



1	В системах с параллельно работающими устройствами	
2	Для распараллеливания выходных сигналов	
3	В телефонных станциях	
4	Для генерации сигналов	

82. Арифметико-логическое устройство это:



1	одноразрядная комбинационная схема, где каждый разряд в зависимости от управляющих сигналов выполняет ту или иную логическую или арифметическую функцию.	
2	многоразрядная комбинационная схема, где каждый разряд в зависимости от управляющих сигналов выполняет ту или иную логическую или арифметическую функцию.	
3	многоразрядная схема памяти, где каждый разряд в зависимости от управляющих сигналов выполняет ту или иную логическую или арифметическую функцию.	

83. Схема какого устройства имеет следующую таблицу работы?

A2	A1	B2	B1	G	L
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	0	1
0	1	1	1	0	1
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	0	0
1	0	1	1	0	1
1	1	0	0	1	0
1	1	0	1	1	0
1	1	1	0	1	0
1	1	1	1	0	0


1	Компаратор с отношениями «равно, не равно»	
2	Компаратор с отношениями «больше, меньше, равно»	

3	Компаратор с отношениями «больше, меньше»	
4	Компаратор с отношениями «больше, меньше, равно, не равно»	

84. Какие схемы относятся к матричным?

1	ЗУ	
2	Базовый кристалл	
3	Заказной микропроцессор	
4	ПЛИМ	
5	ПЗУ	

85. Для чего в разрядах Запоминающего Устройства с Произвольной Выборкой (ЗУПВ) используются транзисторы с входными сигналами X и Y?



1	Для адресации к нужной бистабильной ячейке	
2	Для блокировки входных сигналов	

86. ПЗУ с масочным программированием. (ПЗУМП) – это:

1	Матрица, информация в которой программируется изготовителем на этапе создания интегральной схемы 1 раз и навсегда. Программирование происходит с помощью масок окислов или масок металлизации.	
2	Матрица, которая может быть запрограммирована 1 раз, но уже потребителем с помощью специального оборудования	

3	ПЗУ, которые можно перезаписывать много раз (информация сохраняется до 10 лет).	
---	---	--


87. Программируемые ПЗУ (ППЗУ) – это:

1	Матрица, информация в которой программируется изготовителем на этапе создания интегральной схемы 1 раз и навсегда. Программирование происходит с помощью масок окислов или масок металлизации.	
2	Матрица, которая может быть запрограммирована 1 раз, но уже потребителем с помощью специального оборудования	
3	ПЗУ, которые можно перезаписывать много раз (информация сохраняется до 10 лет).	

88. Стираемые ПЗУ (СПЗУ)– это:


1	Матрица, информация в которой программируется изготовителем на этапе создания интегральной схемы 1 раз и навсегда. Программирование происходит с помощью масок окислов или масок металлизации.	
2	Матрица, которая может быть запрограммирована 1 раз, но уже потребителем с помощью специального оборудования	
3	ПЗУ, которые можно перезаписывать много раз (информация сохраняется до 10 лет).	

89. Постоянное Запоминающее Устройство (ПЗУ) хранит информацию в виде




1	Нулей и единиц	
2	Таблиц	
3	Логических уравнений	

90. На базе этой схемы строится



1	ПЗУ	
2	ЗУ	
3	ПЛМ	

91. Какая информация записана в ПЗУ, если это биполярное ПЗУ?



1	A	
2	B	
3	C	
4	D	
5	E	

	1	1	1		
1				1	
1	1	1	1		
1					
1	1	1	1		

A

1					
	1	1			
			1		
1				1	
	1				

B

1	1	1			
1			1		
				1	
	1	1	1		
				1	

C

1	1				
1				1	
	1	1			
	1				
1				1	


D

1					
	1	1			
				1	1
				1	1

E

Пустые ячейки в таблицах – нули.

92. Какая информация записана в ПЗУ, если это МОП-ПЗУ?



1	A	
2	B	
3	C	
4	D	
5	E	

	1	1	1		
1				1	
1	1	1	1		
1					
1	1	1	1		

A

1					
	1	1			
			1		
1				1	
	1				

B

1	1	1			
1			1		
				1	
	1	1	1		
				1	

C


1	1				
1				1	
	1	1			
	1				
1				1	

D

1					
	1	1			
				1	1
				1	1


E

93. Схема какого ПЗУ изображена на рисунке?



1	Строковое ПЗУ	
2	ПЗУ с выборкой одного разряда	

94. В инверторах стираемых ПЗУ используется транзистор




1	A	
2	B	
3	C	

A

B

C


95. Спроектировать схему одноразрядного сумматора на ПЗУ (и выбрать решение)



1	A	
2	B	
3	C	

A

B



C


96. Спроектировать схему счетчика с основанием 8 на ПЗУ и выбрать решение (рисунки вопроса 95)

1	A	
2	B	
3	C	

97. Спроектировать схему генератора чисел 5-6-12-3-4-7 на ПЗУ и выбрать решение (рисунки вопроса 95)


1	A	
2	B	
3	C	

98. Одновременное использование ПЗУ и Цифро-Аналогового Преобразователя используется для




1	Для преобразования аналогового сигнала в цифровую запись	
2	Для преобразования цифрового кода в аналоговый сигнал	
3	Для записи аналогового сигнала	
4	Для схем воспроизведения аналогового сигнала	

99. Какая схема является базовой для построения биполярной ПЛИМ?




A



B

рис.4



C

рис.29

источник
опорного
напряжения

1	A	
2	B	
3	C	
4	D	





рис.18


D

100. В каком виде информация хранится в ПЛИМ?




1	В виде матриц нулей и единиц	
2	В виде логических таблиц	
3	В виде логических уравнений	

101. Если в ПЛИМ добавить триггеры, то




1	На ней можно будет создавать регистры памяти	
2	На ней можно будет создавать любые цифровые схемы, ограниченные размерностью матриц и количеством триггеров	
3	На ней можно будет создавать только комбинационные схемы	

102. Использование одной ПЛИМ для нескольких устройств, так, как показано на схеме, приводит к




1	Удешевлению блоков устройств	
2	Уменьшению быстродействия	
3	Увеличению быстродействия	
4	Увеличению стоимости блоков устройств	

103. Соединение устройств в данной ПЛИМ является



1	Параллельным	
2	Последовательным	
3	Параллельно-последовательным	

104. Какую функцию в данной структурной схеме выполняет генератор чисел?







1	Синхронизирует устройства	
2	Задаёт адрес команды в памяти устройства	
3	Запоминает входные данные	
4	Сравнивает части команды	
5	Блокирует сигналы на входе ПЛИМ	

105. Использование дублирования или многократного повторения выходной информации в блоках (параллелизм процессов обработки информации) приводит к

1	Увеличению надежности (резервирование)	
2	Увеличению быстродействия устройств	
3	Уменьшению надежности	
4	Уменьшению быстродействия устройств	

106. Дальнейшее увеличение слоев интегральных схем и параллелизм процессоров и запоминающих устройств в компьютерных системах приведет к:



1	Снижению стоимости интегральных схем	
2	Снижению процента выхода годных интегральных схем	
3	Увеличению быстродействия интегральных схем	
4	Увеличению мощности интегральных схем	
5	Увеличению плотности компоновки	

107. Перспективами развития компьютерной схемотехники являются:

1	Увеличение плотности компоновки интегральных схем (нанотехнологии)	
2	Использование параллельных процессов обработки информации и соответствующих им схем	
3	Использование принципов нейронных сетей	
4	Использование новых материалов, например углерода (для построения биочипов)	
5	Создание новых типов вентиляей, например, трехмерных функционально-интегрированных	
6	Использование другой логики, например, трехзначной	
7	Использование других «носителей информации» (свет, тепло, звук, электромагнитное излучение и т.д.) и разработка соответствующих схемотехнических базисов и устройств	